Рассмотрена проблема множественных сбоев, образующихся в микросхемах памяти бортовой аппаратуры космических аппаратов в результате воздействия отдельных ядерных частиц космического пространства. Обзор литературных источников показал, что опасность множественных сбоев реальна и будет увеличиваться по мере уменьшения технологических норм проектирования электронной компонентной базы. Двойные множественные сбои являются в настоящее время наиболее актуальной угрозой, так как их появление вызвано заряженными частицами с относительно небольшой энергией. Двойные сбои могут быть смежными и несмежными. Смежные двойные сбои вызваны одномоментным действием одной ядерной частицы. Несмежные сбои – это результат накопления однократных сбоев, произошедших в разное время в разных запоминающих ячеек одного слова памяти. При определенных условиях можно избежать появление двукратных несмежных ошибок. Для защиты от двойных смежных ошибок применимы коды для их исправления. Эти коды являются относительно новыми и обобщённое описание их построения отсутствует. Данные коды гарантировано исправляют однократные ошибки и двукратные смежные, но имеют существенную вероятность ошибочного исправления несмежной двойной ошибки. При переходе к практическому использованию для этих кодов необходимо определить требования к виду проверочной матрицы, найти общий алгоритм их построения для разной длины слова памяти при малой избыточности и высокой производительности при условии, что к корректирующим способностям кода предъявляются требования обнаружения и исправления только одиночных и двойных смежных ошибок и никаких дополнительных.
1. Подзолко М.В. Моделирование опасности одиночных сбоев от космических частиц для памяти с коррекцией ошибок. Вестник Московского университета. Серия 3. Физика. Астрономия. 2017;(6):99–106.
2. Кузнецов Н.В., Малышкин Ю.М., Николаева Н.И., Ныммик Р.А., Панасюк М.И., Ужегов В.М., Яковлев М.В. Программный комплекс COSRAD для прогнозирования радиационных условий на борту космических аппаратов. Вопросы атомной науки и техники. Серия: Физика радиационного воздействия на радиоэлектронную аппаратуру. 2011;(2):72–78.
3. Timothy J.D. A White Paper on the Benefits of Chipkill-Correct ECC for PC Server Main Memory. URL: https://web.archive.org/web/20150923233043/http://www.ece.umd.edu/courses/enee759h.S2003/references/ibm_chipkill.pdf (дата обращения: 26.03.2024).
4. Мещанов В.Д., Лушников А.С., Рыбалко Е.С., Фомичева Н.Н. Модель сбоеустойчивости СОЗУ с функцией исправления одиночных сбоев при воздействии тяжелых заряженных частиц. Электронная техника. Серия 3: Микроэлектроника. 2016;(2):71–76.
5. Красников Г.Я., Лушников А.С., Мещанов В.Д., Рыбалко Е.С., Фомичева Н.Н., Шелепин Н.А. Исследование сбоеустойчивости СОЗУ с функцией исправления одиночных сбоев при воздействии ТЗЧ. Наноиндустрия. 2018;(9):327–329. https://doi.org/10.22184/1993-8578.2018.82.327.329.
6. Hsiao M.Y. A Class of Optimal Minimum Odd-weight-column SEC-DED Codes. IBM Journal of Research and Development. 1970;14(4):395–401. https://doi.org/10.1147/rd.144.0395.
7. Hafer C., Mabra J., Slocum D., Farris T., Jordan A. SEE and TID Results for a RadHard by Design 16Mbit SRAM with Embedded EDAC. In: 2006 IEEE Radiation Effects Data Workshop, 17-21 July 2006, Ponte Vedra Beach, FL, USA. IEEE; 2006. P. 131–135. https://doi.org/10.1109/REDW.2006.295481.
8. Краснюк A.A., Петров К.А. Особенности применения методов помехоустойчивого кодирования в суб 100 нм микросхемах памяти для космических систем. Проблемы разработки перспективных микро- и наноэлектронных систем. 2012;(1):638–641.
9. Смульский А.В., Алексеев С.И., Кудрявцев Ю.Е. К вопросу обеспечения устойчивости бортовой аппаратуры перспективных космических аппаратов к множественным сбоям от действия отдельных ядерных частиц космического пространства. Вестник НПО им. С.А. Лавочкина. 2014;(4):97–102.
10. Зебрев Г.И., Ишутин И.О., Усейнов Р.Г., Анашин В.С. Методология вычисления частоты мягких одиночных сбоев для современных приборов. Вопросы атомной науки и техники. Серия: Физика радиационного воздействия на радиоэлектронную аппаратуру. 2010;(2):82–89.
11. Петров К.А. Помехоустойчивое кодирование для субмикронных динамических ОЗУ. Проблемы разработки перспективных микро- и наноэлектронных систем. 2012;(1):419–422.
12. Dutta A., Touba N.A. Multiple Bit Upset Tolerant Memory Using a Selective Cycle Avoidance Based SEC-DED-DAEC Code. In: 25th IEEE VLSI Test Symposium (VTS'07), 06-10 May 2007, Berkeley, CA, USA. IEEE; 2007. P. 349–354. https://doi.org/10.1109/VTS.2007.40.
13. Fujiwara E., Pradhan D.K. Error-Control Coding in Computers. Computer. 1990;23:63–72. https://doi.org/10.1109/2.56853.
14. Pontarelli S., Cardarilli G.C., Re M., Salsano A. Error Correction Codes for SEU and SEFI Tolerant Memory Systems. In: 2009 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems: DFT '09: Proceedings of the 2009 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 07-09 October 2009, Chicago, IL, USA. NW Washington, DC: IEEE Computer Society; 2009. P. 425–430. https://doi.org/10.1109/DFT.2009.8.
15. Ханов В.Х., Лепёшкина Е.С., Непомнящих Л.И. Анализ устойчивости структур памяти к множественным сбоям. В сборнике: XXI Всероссийская научно-техническая конференция «современные проблемы радиоэлектроники»: Современные проблемы радиоэлектроники, 03-04 мая 2018 года, Красноярск, Россия. Красноярск: Сибирский федеральный университет; 2018. С. 177–181.
16. Kustov N.D., Lepeshkina E.S., Khanov V.K. Efficiency Estimation of Single Error Correction, Double Error Detection and Double Adjacent Error Correction Codes. In: 9th Computer Science On-line Conference 2020, Applied Informatics and Cybernetics in Intelligent Systems: Proceedings of the 9th Computer Science On-line Conference 2020, 23-26 April 2020, Prague, Czech Republic. Cham: Springer; 2020. P. 518–525. https://doi.org/10.1007/978-3-030-51974-2_48.
17. Datta R., Touba N.A. Exploiting Unused Spare Columns to Improve Memory ECC. In: 27th IEEE VLSI Test Symposium: VTS '09: Proceedings of the 2009 27th IEEE VLSI Test Symposium, 03-07 May 2009, Santa Cruz, CA, USA. NW Washington, DC: IEEE Computer Society; 2009. P. 47–52. https://doi.org/10.1109/VTS.2009.52.
18. Neale A., Sachdev M. A New SEC-DED Error Correction Code Subclass for Adjacent MBU Tolerance in Embedded Memory. IEEE Transactions on Device and Materials Reliability. 2013;13(1):223–230. https://doi.org/10.1109/TDMR.2012.2232671.
19. Reviriego P., Liu S.S., Sánchez Macián A., Xiao L., Maestro J.A. Unequal error protection codes derived from SEC DED codes. Electronics Letters. 2016;52(8):619–620. https://doi.org/10.1049/el.2016.0077.
20. Cha S., Yoon H. Efficient Implementation of Single Error Correction and Double Error Detection Code with Check Bit Pre-computation for Memories. Journal of Semiconductor Technology and Science. 2012;12(4):418–425. https://doi.org/10.5573/JSTS.2012.12.4.418.
21. Jun H., Lee Y. Protection of On chip Memory Systems against Multiple Cell Upsets Using Double-adjacent Error Correction Codes. International Journal of Computer and Information Technology. 2014;3(6):1316–1320.
